在“實驗5”中，我們將一個8-Ω功率電阻添加到5-VVDDA電壓軌，旨在模擬 電源的重負載。標準化FFT圖(請參見圖9)并未顯示出很多不同。去除RC緩 沖器以后，雜散增加約4.5dB;其仍然遠低于平均雜散振幅。
圖9添加8-Ω負載的標準化FFT圖
CMOS技術—ADS6148
當關注如何在保持較佳SNR和SFDR性能的同時盡可能地降低功耗時，我們一般利用CMOS技術來開發(fā)高速數(shù)據(jù)轉(zhuǎn)換器。但是，CMOS轉(zhuǎn)換器的PSRR一般并不如BiCOMADC的好。ADS6148產(chǎn)品說明書列出了25dB的PSRR， 而在模擬輸入電源軌上ADS5483的PSRR則為60dB。
關鍵詞:儀器儀表 測試測量 ADC 電源 瀏覽量：1005
聲明：凡本網(wǎng)注明"來源：儀商網(wǎng)"的所有作品，版權均屬于儀商網(wǎng)，未經(jīng)本網(wǎng)授權不得轉(zhuǎn)載、摘編使用。
經(jīng)本網(wǎng)授權使用，并注明"來源：儀商網(wǎng)"。違反上述聲明者，本網(wǎng)將追究其相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它來源的作品，歸原版權所有人所有。目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。如有作品的內(nèi)容、版權以及其它問題的，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關權利。
本網(wǎng)轉(zhuǎn)載自其它媒體或授權刊載，如有作品內(nèi)容、版權以及其它問題的，請聯(lián)系我們。相關合作、投稿、轉(zhuǎn)載授權等事宜，請聯(lián)系本網(wǎng)。
QQ：2268148259、3050252122。
